КОНВЕЄРНА МОДЕЛЬ І РЕАЛІЗАЦІЯ СУМАТОРА ДІЙСНИХ ЧИСЕЛ НА FPGA
Ключові слова:
дійсні числа, конвеєризація, FPGA, продуктивність обчислень, суматор.
Анотація
Пропонується спосіб підвищення ефективності операції складання дійсних чисел з використанням принципу конвеєризації. Схема спроектована для реалізації на мікросхемах типу FPGA, що дозволяє використовувати архітектурні особливості даного базису, зокрема можливість паралельного виконання задач на одному кристалі. Кожний блок запропонованої конвеєрної структури на FPGA описано та реалізовано, як окремий проект цифрового функціонального вузла. Проаналізовані результати експериментального тестування конвеєрного суматора на різних мікросхемах фірми Altera/Intel.
Опубліковано
2020-12-24
Розділ
Комп`ютерні системи, мережі та їх компоненти
