СПОСОБИ ВИКОРИСТАННЯ ВНУТРІШНІХ РЕСУРСІВ FPGA І PROASIC ДЛЯ ПІДВИЩЕННЯ НАДІЙНОСТІ ВБУДОВАННОГО МОДУЛЯ АРБІТРАЖУ

Автор(и)

DOI:

https://doi.org/10.15276/eltecs.35.111.2021.7

Ключові слова:

суміщений мікропрограмний автомат, граф-схема алгоритму, FPGA, ProASIC, блоки вбудованої пам'яті, бортовий цифровий обчислювальний комплекс.

Анотація

Розглянуто способи вирішення актуальної науково-практичної задачі підвищення показників надійності бортового цифрового обчислювального комплексу, реалізованого з використанням мікросхем програмованої логіки. Зокрема, розглянуто схема блоку управління конфігурацією в складі підсистеми арбітражу. Запропоновано модель суміщеного мікропрограмного автомата (СМПА) для реалізації блоку управління. Досліджено способи імплементації СМПА в мікросхемах FPGA і ProASIC, з урахуванням особливостей їх внутрішньої архітектури. Показано, що використання блоків вбудованої пам'яті при імплементації СМПА дозволяє в цілому більш ефективно використовувати ресурси кристала.

Біографії авторів

Світлана Сергіївна Грушко, Національний університет «Запорізька політехніка»

кандидат технічних наук, доцент кафедри комп’ютерних систем та мереж.

Ірина Яківна Зеленьова, Національний університет «Запорізька політехніка»

кандидат технічних наук, доцент кафедри комп’ютерних систем та мереж

Артур Валентинович Тіменко, Національний університет «Запорізька політехніка»

асистент кафедри комп’ютерних систем та мереж

Тетяна Василівна Голуб, Національний університет «Запорізька політехніка»

кандидат технічних наук, ст. викладач кафедри комп’ютерних систем та мереж

##submission.downloads##

Опубліковано

2021-09-07

Номер

№ 35(111) (2021): ЕЛЕКТРОТЕХНІЧНІ ТА КОМП’ЮТЕРНІ СИСТЕМИ

Розділ

Інформаційні системи та технології