АНАЛІЗ МЕТОДІВ ЗМЕНШЕННЯ АПАРАТУРНИХ ВИТРАТ ПРИ РЕАЛІЗАЦІЇ СХЕМ СУМІЩЕНИХ МІКРОПРОГРАМНИХ АВТОМАТІВ НА CPLD

Анотація

Наведений огляд моделей пристроїв керування. Докладно розглянута модель суміщеного мікропрограмного автомата. Проаналізована архітектура програмованих логічних інтегральних схем типу CPLD. Запропоновані базова та оптимізовані структури реалізації схем пристроїв
керування в базисі CPLD. Отримані експериментальні дані, що дозволяють оцінити ступінь ефективноті цих структур за критерієм зменшення апаратурних витрат. Дослідження проведено для
мікросхем CPLD фірм Xilinx та Altera.